芯片设计周期能不能缩短，谷歌（Google）如何使用机器学习优化芯片设计流程？

谷歌AI扛把子“姐夫”Jeff Dean在第58届DAC大会上给出了答案：
工作在三大阶段中实现，包括架构搜索，RTL综合，验证，布局和布线（Placement and routing）。在架构搜索阶段，谷歌用FAST架构自动优化硬件加速器设计；在验证阶段用深度表示学习可提升验证效率；在布局与布线阶段，用了强化学习。

用强化学习进行芯片布局的步骤如下：
首先从空白底座开始，运用强化学习的常用算法（分布式PPO算法）设计，完成每个节点的布局放置，评估，追求一秒或半秒内就可以完成布局方案的评估和可优化之处。人们希望能训练智能体高效地创造一些前所未有的布局方式。于是，谷歌将强化学习的方法与工具用在了自家的芯片TPU上。针对TPU v5芯片的37个设计块进行了布局与布线。

验证是阻碍芯片设计提速的瓶颈。通常，芯片设计80%的工作量在验证，而设计仅占20%。芯片的验证环节需要大量人力，自动化让人求之不得。RTL将芯片设计抽象为一张图，然后运用基于图的神经网络去了解该图的特性，从而了解其对应芯片设计的特性。

谷歌论文中谈到：深度表示学习能够显著提高验证效率，质量，而且能在设计中泛化。

（涉及到的谷歌论文有：
2020年论文:Chip Placement with Deep Reinforcement Learning
2021年论文：A graph placement methodology for fast chip design
论文：A Full-stack Search Technique for Domain Optimized Deep Learning Accelerators）