下一代的晶体管候选，不是硅

本文来自微信公众号：半导体行业观察 （ID：icbank），作者：science，头图来自：视觉中国

半导体碳纳米管是具有纳米级直径的稳健分子，可用于场效应晶体管，从更大的薄膜实现到与硅电子设备协同工作的设备，并可能被用作高性能数字电子设备以及射频和传感应用的平台。本文简要综述了碳纳米管晶体管的材料、器件和技术的最新进展。

重点介绍了从单纳米管器件发展到排列纳米管甚至纳米管薄膜的最广泛的影响进展。还有一些障碍需要解决，包括材料合成和加工控制、器件结构设计和传输考虑，以及进一步的集成演示，提高了再现性和可靠性；然而目前已经实现了10000多个器件在单个功能芯片上的集成。

晶体管是一种电子开关器件，它能够基于其开（二进制1）和关（二进制0）操作进行数字计算。在集成电路的早期，人们很清楚，减小晶体管的尺寸将推动更好的芯片级性能，这就是现在所知的摩尔定律。

半导体沟道长度是这种缩放的一个最重要的维度，它是电流流动的距离，或由栅极电场控制的接通和关断设备的距离。尽管最初的沟道长度是许多微米大小，但将半导体通道扩展到分子尺寸的极限（纳米的几分之一）的建议可以追溯到20世纪70年代中期。

数十年来对通过共轭有机分子（被认为是取代硅沟道）的电子转移的研究突出了这种分子晶体管的几个重要挑战。最重要的问题包括低稳定性和有效门控的困难，以及与分子形成可靠的电接触。

要达到或超过硅电子的性能，很明显，新的通道材料必须具有类似的稳定性。在分子选择中，半导体单壁碳纳米管（CNT）有几个优点：

嵌套的多壁碳纳米管在室温下是有效的金属，因此作为晶体管通道的用途有限。在本综述中，CNT将意味着单壁碳纳米管。半导体碳纳米管由直径约1纳米的六角形排列碳的圆柱壳组成。电子只向前或向后移动，波函数缠绕在纳米管周围，形成具有几百毫电子伏能带的一维（1D）半导体。

这些材料在空气中是稳定的，可以通过半导体工业中常用的各种加工方法来操纵。通过在金属电极上覆盖半导体碳纳米管的场效应晶体管（FET）的早期演示导致了持续的研究活动，其目标是通过类似于制造硅电子产品的处理步骤，制造可再现的、可扩展的和集成到密集电路中的高性能器件。

对碳纳米管半导体的广泛兴趣也激发了对其他纳米材料的强烈和持续的探索，包括半导体纳米线、2D石墨烯、过渡金属二卤代化合物和氙。

尽管纳米材料的选择越来越多，但碳纳米管在稳定性、带隙以及其他候选材料无法媲美的优异电和热性能方面脱颖而出。在这里，我们回顾了碳纳米管晶体管的最新材料、器件和技术进展，确立了这一分子晶体管的实质性前景和剩余的挑战。

该领域的进展将与碳纳米管晶体管最重要的潜在应用有关，如图1所示。两个最突出的潜在应用是高性能（HP）计算芯片和用于显示背板和物联网（IoT）的薄膜晶体管（TFTs）；表1总结了这些应用程序的一些目标性能指标。

成本和复杂性

图1所示：碳纳米管晶体管的广泛潜在应用。说明了碳纳米管晶体管的一些最重要的潜在应用的设备性能与成本和复杂性。

应用范围从微型薄膜器件（如印刷电子、生物传感器）到三维集成BEOL器件（如集成到硅CMOS上的异质3D层）和规模高性能（HP）FET【如低压超大规模集成（VLSI）】，其性能的提高与集成成本和复杂性的增加相对应。Lch，通道长度。

表1：两个突出的碳纳米管晶体管应用的几个目标指标。值是基于实现最佳性能的近似值。值得注意的是，尽管其中一些目标已经实现，但最重要的挑战之一是同时实现它们（例如，高通电电流与低阈值下摆动，这是一个衡量调制电流需要多少栅电压的指标）。高性能FET用于服务器的中央处理单元（CPU）等应用，TFTs是用于显示器背板电子器件的薄膜晶体管。

利用碳纳米管半导体的优势需要克服若干材料科学障碍。正如硅必须经过纯化和掺杂才能成为有用的通道材料一样，合成的碳纳米管既可以是金属性的，也可以是半导体的，而且必须提纯为半导体，仅用于晶体管中。

碳纳米管是金属的还是半导体的取决于六边形晶格如何包裹成管。这种结构最容易观察到的方法是将原子薄石墨烯的sp²键合六方碳晶格的矩形部分轧制成一维圆柱体，其直径约为1纳米，长度为10²至10⁸纳米。

定义矩形截面相对于石墨烯晶格宽度的向量通常被称为手性矢量，最终决定了碳纳米管的直径、螺旋度和导电性。

除了规定碳纳米管的物理结构外，手性矢量还对电子带结构施加了明确的量子力学边界条件，这意味着对于随机管闭合，约33%的碳纳米管手性是金属性的，约67%是半导体的。

此外，在半导体手性中，带隙与碳纳米管直径近似成反比。由于碳纳米管晶体管需要半导体沟道，最好具有定义良好且一致的带隙，因此能够通过原子精确的手性矢量控制可伸缩地合成和分离碳纳米管是高性能碳纳米管集成电路的最终目标。

一、碳纳米管的受控合成

碳纳米管的合成方法是将含碳的原料与金属催化剂（通常是铁或镍）引入生长室，在生长室中通过热、光或等离子体激发添加能量。由于碳纳米管生长通常发生在这些催化剂经历大量重组的温度下，因此很难控制手性矢量，并且产生了一系列碳纳米管直径和两种电子类型；为了控制碳纳米管的手性，已经花费了大量的努力。

这些方法包括使用尺寸和形状明确的W-Co合金等难熔催化剂颗粒，这些颗粒在生长温度下保持结构不变，因此可以驱动靶向碳纳米管手性的可预测成核（图2A），添加结构与靶向碳纳米管手性密切匹配的分子晶种，或在“碳纳米管克隆”中将碳纳米管本身作为晶种展开。

虽然定制的催化剂或晶种有助于控制合成结果，但许多其他生长参数也起着作用，包括温度、压力、流速和应用电场——因此生长优化需要搜索广泛的参数空间。为了加速这一探索，使用闭环迭代实验的自主生长有望快速确定合成条件，使碳纳米管结构多分散性最小。

二、半导体碳纳米管分离

由于最优化的碳纳米管生长程序对于晶圆级晶体管应用仍然缺乏足够的单分散性，因此需要采用合成后分离方法按直径、手性和电子类型对生长的碳纳米管进行分类。

幸运的是，碳纳米管的大小和形状可与生物大分子相媲美，这使得许多碳纳米管分离方法可以从已经开发的生物化学分离方法中加以改进。

在密度梯度超离心（DGU）中，碳纳米管首先被分散并被表面活性剂的混合物包裹，这些表面活性剂对不同碳纳米管分离目标（包括手性矢量、手性手性、电子类型和直径）具有选择性，然后在水密度梯度中被浮力密度分离。

尽管DGU具有足够的可扩展性，在商业上是可行的，但生物化学的其他策略也得到了大力发展，包括凝胶色谱和介电电泳。后一种方法还有额外的好处，即可以在预绘图案的电极之间对齐组装CNTs。

来自聚合物化学的方法也被用于分离碳纳米管，包括双水相萃取和用包裹纳米管的结构鉴别聚合物选择性分散靶向碳纳米管手性（图2B）。在所有情况下，半导体碳纳米管的纯度已达到光学光谱表征的可检测极限（约99.9%），并开始为许多碳纳米管晶体管应用提供足够的单分散性。

高性能数字晶体管的最终目标是达到99.9999%纯半导体碳纳米管（见表1）——纯度越高，相应的性能越好。此外，在碳纳米管沉积后，理想情况下应该完全去除任何分子包装物（如表面活性剂或聚合物），因为这将产生有害的残留物，会妨碍碳纳米管晶体管中的电接触、门控效率和传输。

三、其他材料方面的考虑

晶体管还需要电触点、掺杂和电介质。由于来自常用金属（如Au、Pd）的接触往往在碳纳米管价带附近产生费米能级排列，因此从孔注入产生的p型行为很容易在碳纳米管晶体管中实现。

然而，数字电路中p型和n型晶体管的互补要求意味着需要受控的n型注入和/或掺杂。

提供电子的吸附剂，如有机铑化合物，与原子层沉积的封装层相结合，可以制备高度稳定的n型碳纳米管晶体管（图2C）。基于金属功函数的电荷选择触点，如p型注入的Pd和n型注入的Sc，也使互补的CNT晶体管成为可能。

除了金属选择之外，界面材料的考虑和整体接触结构也发挥了作用（参见图2D使用Mo的端结合接触结构示例）。金属氧化物半导体场效应管（MOSFET）的扩展区，在源或漏极和栅控半导体沟道之间，需要稳定的掺杂，并有良好控制的掺杂水平，为串联电阻和寄生电容之间的折衷进行优化——这一壮举尚未在碳纳米管晶体管中可靠地完成。

对于栅极介质层，Y2O3等特定材料在氧化沉积的钇后，在CNTs上具有高介电常数κ和保形介质涂层，表现出近乎理想的性能。更传统的方法是使用Al3O3和HfO2双层介质的原子层沉积，使晶体管具有10纳米的栅极长度，栅极泄漏电流与最先进的Si晶体管相当。

在集成所有这些优化的材料后，碳纳米管晶体管已被证明超过现有的硅集成电路技术的性能。

图2.：用于高性能CNT晶体管的材料的实例包括合成的CNT、纯化的CNT混合物、掺杂策略和接触金属。

• A使用难熔W-Co纳米晶催化剂的目标手性的模板化碳纳米管生长。CVD，化学气相沉积；SWNT，单壁纳米管。

• B通过吸收光谱验证，选择性聚合物分散能够从生长的多分散混合物中可伸缩分离出目标碳纳米管手性，如图左所示；右边显示的是经过分类的碳纳米管的合成瓶的照片。E11和E22为吸收峰；SFM，剪切力混合。

• C用原子层沉积氧化铝封装的给电子有机铑化合物，可实现稳定的n型CNT晶体管。黑色是CNT层，橙色是掺杂剂层，红色是用于电介质生长的籽晶层。

• D当反应形成端结碳化物时，钼与碳纳米管晶体管的接触长度（Lc）可缩小到10纳米以下尺寸，同时保持有效的电荷注入。

四、碳纳米管晶体管设计

碳纳米管晶体管研究的最初重点是使用单个碳纳米管作为通道（见图3、a和B）和演示弹道传输和数字电路的可操作性。虽然具有单个纳米管通道的器件仍然是传感应用的兴趣所在，但基于对比单个纳米管提供的更高电流流量的需求，它们不再被认为适合数字或射频（RF）电子设备。

尽管碳纳米管的载流能力是惊人的[~10⁹ A cm⁻²]，但它们的直径只有约1纳米，每碳纳米管仅产生约10毫安电流。因此，最近的工作主要集中在通道中有多个CNTs。

五、碳纳米管的对齐阵列

理想情况下，晶体管通道中的碳纳米管将完美地排列在一个平行阵列中，其间距控制在2～5nm，类似于现代晶体管技术（finfet）中硅鳍的排列方式。实现这样的阵列仍然是一个挑战。

如果碳纳米管过于紧密（或捆绑），就会产生串扰（电场屏蔽）和有效的门控问题。如果碳纳米管相距太远，则电流密度（每晶体管宽度的电流）将不足。对于具有高密度碳纳米管晶体管的数字系统，碳纳米管之间间距的变化也会有害地影响总体能量、延迟和噪声容限。

最近的进展令人鼓舞，包括使用DNA定向组装控制碳纳米管间距为10纳米的小规模演示。也有晶圆规模的高吞吐量策略，使用各种形式的溶液相组装（也称为尺寸有限的自对齐或液晶界面组装），在一份报告中实现了20纳米的间距（图3，C和D），在另一份报告中实现了5到10纳米的间距。

这两项研究的主要区别在于用于包裹CNTs的聚合物和将CNTs沉积到基板阵列的固相技术。尽管如此，这些方法仍然需要进一步的工作，以消除解决阶段加工过程中不必要的残留物，并在均匀间距的所有方向上更一致、更有控制的对齐（不捆绑）。

六、碳纳米管薄膜

由于难以实现具有可控间距的对齐阵列，一些研究人员使用了未对齐的碳纳米管网络或薄膜（图3，E到H）。尽管这些未对齐的薄膜不利于载流子传输，也不利于接触和门控纳米管，但未对齐的碳纳米管网络在纳米级晶体管中实现了高性能。

此外，碳纳米管薄膜可以通过使用印刷技术沉积，包括滚轮和直写方法（图3H），这使得它们对TFT具有吸引力。这些较大的TFT（约几十微米）的应用空间与高性能纳米FET不同，包括传感器、柔性电子、物联网和显示背板。

对于TFT的应用，CNT薄膜与现有的半导体选择，如有机物和聚合物、金属氧化物和低温多晶硅（LTPS），竞争很好。

当碳纳米管薄膜用于具有纳米级通道长度（<100 nm）的FET时，大多数纳米管桥接整个通道，即使它们没有完全对齐（图3F）。在TFTs的微尺度长度中，薄膜沟道中的纳米管不足以横穿沟道，而是作为渗透网络运行，其中电子在从源到漏的运输过程中从碳纳米管到碳纳米管（图3G）。

与长期研究的有机半导体TFTs相比，CNT-TFTs具有更高的迁移率(10-100cm²V⁻¹s⁻¹)和在偏压下、空气中或两者中的稳定性。

七、先进的门控结构

除了纳米管在通道中的密度和排列，碳纳米管晶体管的栅极结构在许多方面都有进步。对于纳米级FET，主要目标是最大化沟道中碳纳米管能量带的栅极控制，这是通过强门耦合实现的，通常表示为小尺度长度λ。

尺度长度取决于栅极几何形状以及栅极介电介质和半导体通道的厚度和介电常数。一个普遍接受的近似是，通道长度大于3λ将确保有害的短通道效应被避免。

由于其固有的小尺寸，CNTs为大规模扩展的设备提供了优势。尽管对于场效应管来说，拥有一个栅极-全几何形状来最小化λ是理想的，并且已经报道了碳纳米管栅极结构的演示，但研究表明，无论是底部栅极还是顶部栅极几何形状，都可以获得远小于10 nm（短至5 nm）的沟道长度。虽然栅极的几何形状对于TFTs是不同的，但它不是很关键，主要受栅极介质材料和应用需求的限制。

八、源级-漏级接触结构

对于覆盖面积小的高比例碳纳米管晶体管，不仅沟道长度需要在纳米级，而且源极和漏极触点也需要具有最小尺寸，同时仍然需要提供有效的欧姆电荷注入。

钯触点在10nm接触长度下达到了每碳纳米管6.5 khm的量子极限，在p型侧触点中，金属位于碳纳米管顶部，没有任何化学键合，尽管这需要以更高的产量和再现性来实现。

另外，边缘接触结构将提供理想的可扩展性，并已通过与碳纳米管反应生成接触长度低于10纳米的碳化物端键接触进行了验证（图2D）。

无论其几何形状如何，与碳纳米管的接触是决定整体性能的主要因素，必须进一步改进材料、结构和加工的组合，以产生高一致性和低电阻的p型和n型载流子注入的接触。

九、技术示范

高性能、高能效的数字逻辑

尽管许多应用可以从碳纳米管的特性中受益，但数字逻辑应用受到了最大的关注（图4），因为它们有潜力在性能和能源效率上超越现有的Si技术。这种典型的高性能器件来自碳纳米管的对齐阵列，可以在相对较低的电压下实现高的通态电流（图4，A到C）。

如图4D所示，在2纳米技术节点（EDP，或开关能量），与Si纳米片相比，掺杂扩展和多层高密度碳纳米管的门全能碳纳米管晶体管预计将显示多达7倍的能量延迟积（EDP）效益，是一个开-关循环的时间和功耗的乘积，也是能源效率的衡量标准。

正如前面所提到的，由于其超薄的结构（约1nm），碳纳米管晶体管即使在栅极长度上也能提供出色的静电控制，仅受直接源-漏隧道的限制。寄生电容是影响速度和能量效率的关键因素，占现代硅晶体管总电容的70%。

由于其超薄的结构，碳纳米管晶体管具有非常低的寄生门源或门漏电容。CNTs的这两个关键属性，以及高传输和注入速度，是高性能、节能数字逻辑的物理基础。

图4：数字逻辑应用的高性能碳纳米管晶体管

• A和B每微米约150 CNTs对齐阵列制备的CNT晶体管的亚阈值（A）和输出特性（B），可实现>1 mA μm⁻¹的通态电流。Ids，漏电流；Vds，漏源电压；Vgs，栅源电压。
  

• C具有两个堆叠通道的硅纳米片晶体管和碳纳米管对齐阵列晶体管的器件原理图。

• D逆变环振荡器的2纳米技术节点上Si纳米片，和CNT晶体管的投影能量与频率帕累托曲线。

如前所述，碳纳米管晶体管技术的许多基本构建模块已经被展示过。在电路或系统级别，一个全功能静态随机存取存储器（SRAM）阵列，一个单片3D成像仪，和一个16位RISC-V（其中RISC被简化为指令集计算机）处理器> 14000个晶体管（图5B）完全由CNT晶体管制造。

此外，利用200毫米晶圆加工技术（图5A）已在代工厂中演示了碳纳米管晶体管的晶圆规模制造。使用与商业半导体技术相同的工具和基础设施制造，和设计碳纳米管晶体管有助于降低碳纳米管器件大规模生产的门槛。

图5：碳纳米管晶体管的晶圆规模和三维集成。

• A在商业硅代工厂加工的带有碳纳米管晶体管的200毫米硅晶圆。左下角显示了晶圆中单个模具或芯片的图像，右下角显示了碳纳米管晶体管结构的示意图。D，漏极;G，栅极;K，相对介电常数;S，来源。

• B用CMOS碳纳米管晶体管（RV16X-NANO）实现的RISC-V处理器的光学图像，包括显示碳纳米管电路（假颜色表示不同的金属层）和单个碳纳米管器件（碳纳米管以黄色突出显示）细节的高放大率图像。

• 从C到E在硅逻辑之上集成CNT晶体管和RRAM存储器层的3D N3XT芯片的图像和示意图（C）;截面TEM图像显示底部Si逻辑层、RRAM存储层和两个CNT晶体管层【碳纳米管场效应晶体管（CNFET）、逻辑和传感器】D以及三维N3XT芯片（E）顶层CNT电路和器件的扫描电子显微镜图像（比例尺，500纳米）。

在单个器件水平上，最近的研究表明显示了短栅极长度（10nm）、对于单CNT晶体管具有接近理想亚阈值摆幅的互补p沟道和n沟道器件，以及对于具有每微米50个CNT的密度的对准CNT具有每宽度的高导通状态电流。

在不久的将来，它将有可能在单个设备演示中集成以下元素（已单独显示）：gate-all-around几何结构，> 250纳米/微米在高度一致的数组，3nm氧化物电介质(目标氧化物电容=2.94×10⁻¹⁰ F m⁻¹)，sub-10-nm p型接触电阻为6.5每千欧姆，sub-10-nm门长度，多个堆叠问通道层，和掺杂源或排水扩展。

这种类似于mosfet的碳纳米管结构具有35纳米接触栅间距和20纳米有源宽度，预计其性能将远远超过2纳米节点逻辑技术的Si晶体管。

十、三维集成

未来的半导体芯片将超越二维器件的小型化，取而代之的将是三维层的有源器件。由于三维逻辑器件层必须很薄，并且在与后端线（BEOL）布线层（通常<400°C）兼容的温度下制造，CNT晶体管特别适合3D集成，因为器件制造温度低，器件层薄。

从大约十年前首次展示全碳纳米管晶体管计算机开始，不仅在集成水平上取得了进展，而且在设备多样性，以及从大学实验室到工业技术的成熟上都取得了进展。

由硅晶体管层、碳纳米管晶体管存储器读出电路层、电阻开关金属氧化物随机存取存储器（RRAM）层，和顶部的碳纳米管晶体管传感器层组成的四层单片集成芯片，说明了单片集成的好处（图5，C至E）。

这种3D芯片可以以每秒tb的速度并行处理从传感器到存储单元再到晶体管的信息。另一个例子是端到端大脑启发的超维计算纳米系统，它对语言识别等认知任务非常有效，它是通过CNT晶体管和RRAM的单片3D集成实现的，使用BEOL层间通孔实现计算层和存储层之间的细粒度和密集的垂直连接。

碳纳米管晶体管制造过程不仅显示在完整的200毫米晶圆上，而且还具有与RRAM的3D集成。

十一、射频电子

尽管数字电子器件仍然是该领域的主要焦点，CNT晶体管也为高频射频晶体管带来了很大的前景。数字碳纳米管晶体管的许多材料和器件需求也适用于射频电子，对半导体纯度的需求有所放宽，对高跨导和线性的需求有所增强，这在放大信号时转化为低失真。

由纳米管排列阵列制成的射频碳纳米管晶体管的最新进展表明，该晶体管能够在高达数百千兆赫的频率下工作，具有极具吸引力的低功耗和高通用性，可集成于片上系统应用中。

半导体碳纳米管溶液相分散的净化能力也使印刷成为薄膜器件（图2H）。许多报告表明，完全打印的CNT-TFTs可用于数字逻辑电路，以说明这些设备提供计算功能的能力。

然而，考虑到传统节点硅晶体管技术的低成本，印刷的CNT-TFT电路将被广泛使用的可能性很低。更令人鼓舞的是将印刷的CNT-TFT用于显示器的背板控制或用于定制的生物传感系统。

最近的研究还揭示了碳纳米管薄膜的可回收性，这显示了实现完全打印的纸质电子系统的希望，在该系统中，所有核心材料都能被回收和重用。

十二、未来的发展和展望

材料的前景

预计材料方面的进展将是碳纳米管晶体管未来进展的核心。提高半导体碳纳米管的纯度对于所有设备使用情况都至关重要。在这方面，将金属碳纳米管杂质降低到百万分之一或十亿分之一浓度的最大障碍之一，是缺乏用于检测超低浓度金属碳纳米管的高通量分析方法。

对于碳纳米管，大多数高通量光学检测方法（如光致发光光谱法）对金属种类不太灵敏，如果不是完全不灵敏的话。事实上，唯一确定的量化超低浓度金属碳纳米管的方法是制造大量的单个碳纳米管晶体管阵列，然后逐个电探测它们以寻找短路。

这种方法非常耗时，而且随着半导体纯度的提高只会变得更糟。因此，大多数碳纳米管分离方法只优化到光学光谱的检测限（99.9%）。

半导体碳纳米管的另一个尚未解决的问题是，需要一种可扩展和可持续的制造方法来生产足够数量的超高纯度半导体碳纳米管，以满足潜在的巨大市场，不仅包括高性能集成电路，还包括大容量印刷电子产品。

大多数基于溶液的分离方法在可伸缩性方面没有基本障碍，但这些过程的产量最终受到输入原料的质量的限制。为了提高下游分离的收率，需要改进合成工艺，使杂质最小化并使纳米管直径分布狭窄的半导体纯度最大化。

一个诱人的选择是：将克隆技术改进到可以以类似于生物化学中的聚合酶链式反应（PCR）的方式，实现迭代分离和扩增的程度。

最终，生长条件包含了如此巨大的参数空间，因此需要有效搜索和识别最佳生长条件的方法。新兴的人工智能和机器学习优化方法与高通量实验筛选相结合，为下一代集成工作带来了希望。

类似地，在碳纳米管晶体管中发现、优化和集成许多其他材料（包括掺杂剂、触点、栅电极和介质）也可以通过机器学习加上高通量的实验筛选来加速。

设备前景

尽管关于建立到碳纳米管的接口（包括栅极结构和触点）已经了解了很多，但挑战仍然存在。材料的选择和纯化，制造方法和掺杂控制的作用继续在大量的报告中阐明。

事实上，前进中最重要的挑战之一是确定（在报告的数千种材料和工艺中）哪种组合最适合使用。还需要更多系统的研究来探索某些接触和盖层材料配置对器件性能、良率、再现性和稳定性的影响。

例如，碳纳米管通道在各种配置中可扩展到10纳米以下的长度，但尚不清楚哪种器件结构更优越（例如，顶栅与全栅、侧接触与边缘接触），以及性能最佳的选项是否也具有与互补金属氧化物半导体（CMOS）工厂的相关制造兼容的制造工艺。

大多数与金属接触的形成过程依赖于抬升过程，这被认为是一个不可扩展的过程，而无抬升的替代方案也往往依赖于缓慢的模式化过程。

接触长度的可伸缩性需要进一步考虑，这是一个与晶体管整体缩放栅极长度同等重要的参数。一些研究显示，在30纳米以下接触长度处降解严重，而另一些研究显示，在相应长度处降解较轻，但尚未实现高产率。

这种接触长度缩放的挑战对于所有晶体管都是常见的，但发现一种解决方案，允许大幅度缩放接触而不降低设备将是一个关键的进步。端部粘合或边缘接触提供了一种这种可能性，尽管需要进一步的工作来降低加工温度，并了解运输和性能限制。

此外，实现同样高质量和可扩展的接触n型碳纳米管晶体管仍有待解决。

对于来自碳纳米管的TFT，从纳米级场效应管器件中获得的许多知识是适用的。最重要的例外是TFT技术应该理想地与大的衬底尺寸兼容，并具有非常低的成本。

由于TFTs的主要应用之一是在显示背板上，材料和工艺应可扩展到大型面板。虽然设备级的性能和尺寸很重要，但TFTs放宽了限制，更强调制造成本，因为这些设备将用于商品应用（如背板）或一次性应用（如物联网）。

最近在纸衬底上的可回收印刷碳纳米管- TFTs的演示提出了可持续的措施。提高碳纳米管- TFT的产量和稳定性至关重要，特别是管-管接触在渗透网络中的作用。

技术前景

实现满足大批量生产需求的碳纳米管晶体管技术还有许多剩余的障碍，需要学术界和工业界的一致努力来克服。关于半导体碳纳米管纯度，尽管最高纯度仍然是EDP的理想纯度，但逻辑设计技术可以用来将某些应用的要求放宽约100倍（从99.9999到99.99%），而不增加额外的处理步骤或冗余。

对于高性能数字系统，设备的变化在决定系统的总体EDP和噪声裕度方面起着重要作用。碳纳米管特有的变异来源包括碳纳米管密度和节距（多碳纳米管晶体管中碳纳米管之间的距离）、碳纳米管带隙（由手性和直径决定）以及对周围随机固定电荷的极端敏感性（这也是碳纳米管是超灵敏传感器的原因）。

逻辑技术的晶体管宽度（垂直于电流流动方向）在20到40纳米的量级上。当碳纳米管密度为每微米250 CNTs时，通道中只有5-10 CNTs;因此，碳纳米管密度和碳纳米管间距的变化将导致电流驱动的实质性变化。

作为技术开发的共同设计过程的一部分，减少这种变化的设计解决方案是必不可少的。例如，碳纳米管带隙的变化通过阈值电压和漏极的带到带隧穿直接转化为脱态泄漏电流的变化。

带到带隧穿泄漏随带隙呈指数变化，并设置了可实现的最小泄漏电流，这是通过调整阈值电压来交换有态电流和无态泄漏电流的边界。直接的源级到漏级隧道电流也以指数形式依赖于带隙，并设置了栅长缩放的限制。

碳纳米管直径（带隙）的选择与其他FET面临着相同的权衡。小带隙CNTs具有较低的有效质量和较高的通态电流，而大带隙CNTs具有较低的隧穿脱态泄漏电流，并可进一步缩小栅极长度并在高速下保持较高的工作电压。

在给定目标计算工作负载的情况下，最佳选择必须依赖于应用程序，并且必须进行共同设计。

尽管碳纳米管晶体管继承了MOSFET的所有限制（静电和传输物理），并具有低维通道材料的所有挑战（无悬浮键的接触和表面），但它也保留了FET的所有优点，包括良好的电路或系统设计生态系统和成熟的制造技术，并具有进一步的潜力，在增加设备数量和连接的芯片在三维集成。

这些好处预计最终将超过所有的限制，因为在三个维度上的在位性和可伸缩性的力量不容小觑。在高性能数字逻辑具有3D集成潜力的机会和印刷甚至可回收薄膜电子的可能性之间，碳纳米管晶体管值得学术界、政府和工业贡献者重新甚至加倍努力。

这些分子晶体管技术是触手可及的，但前提是科学和工程团体能够克服剩下的挑战。

本文来自微信公众号：半导体行业观察 （ID：icbank），作者：science